Autor: milosz danielewski (master_at_katowice.elbacsb.com.pl)
Data: Wed 02 Sep 1998 - 11:19:31 MET DST
On Wed, 02 Sep 1998 07:25:46 GMT, rsokol_at_iname.com (Radoslaw Sokol)
wrote:
>On Tue, 01 Sep 1998 15:34:20 GMT, monikom_at_widzew.net (Marek Monikowski) wrote:
>
>>No tak, ale to nie tlumaczy tego, ze 486dx33 mial okolo 35 MIPS - tam
>>nie bylo superskalarnosci. I NA PEWNO wykonywal mniej niz
>>instrukcje/takt.
>
>Możliwe jest, że test MIPS wymaga wykonania zbiorów operacji RISC,
>które można w architekturze Intela zastąpić prostymi operacjami
>CISC realizowanymi sprzętowo.
To jakis zart ? W architekturze CISC nie ma prostszych rozkazow niz w
RISC - to wynika z definicji i tak tez jest w praktyce.
>A co do wykonywania instrukcji: większość instrukcji AFAIK zajmuje
>co najmniej 2 takty, a średnio od 3 do 5.
Wiekszosc zajmuje obecnie 1 takt a zwieksz sie wlasciwie tylko przy
przeladowywaniu pamieci podrecznej.
milosz danielewski
-- master_at_taboo.eu.org master_at_katowice.elbacsb.com.pl
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 17:34:37 MET DST