Autor: Tomasz 'Pilot\ (antispam_at_dummy.adress)
Data: Wed 02 Sep 1998 - 18:47:43 MET DST
milosz danielewski napisał(a) w wiadomości:
<35f40cc7.66388544_at_news.mat.uni.torun.pl>...
>>Możliwe jest, że test MIPS wymaga wykonania zbiorów operacji
RISC,
>>które można w architekturze Intela zastąpić prostymi operacjami
>>CISC realizowanymi sprzętowo.
>
> To jakis zart ? W architekturze CISC nie ma prostszych rozkazow
niz w
>RISC - to wynika z definicji i tak tez jest w praktyce.
on pisał o zastąpieniu _grup rozkazów_ RISC prostymi
(=pojedynczymi) rozkazami CISC
ja się na tym nie znam, ale wydaje mi się, że właśnie na tym
polega różnica
-- Tomasz "Pilot" Minkiewicz adres w nagłówku jest dla picu! mailto:pilot_at_vc.pl (poprzednio tommink_at_kki.net..pl, od 16 VIII nie będę sprawdzał tej skrzynki)
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 17:34:39 MET DST