Autor: Radoslaw Sokol (rsokol_at_magsoft.com.pl)
Data: Thu 27 Nov 2003 - 09:47:06 MET
Hi,
MiW wrote:
>
> Linie nie moga wystepowac luzem tylko w rozumieniu pamieci operacyjnej i
> odczytu/zapisu (wtedy operuje sie na wiekszych jednostkach). Natomiast cache
> jest ukladem, ktory lezy duzo blizej jadra procesora i dziala wlasnie na
> pojedynczych liniach i indywidualnie je sobie 'adresuje'.
Teraz mnie popraw, jeśli się mylę, ale spróbuję podsumować to,
co zrozumiałem:
Adres komórki w pamięci dzielony jest na trzy części. Najniższa
część to offset wewnątrz linii cache (np. pięć bitów). Środkowa
to sztywny adres linii w ramach bloku, zaś najwyższa to adres
bloku, przy czym każda linia ma zapisaną przy sobie najwyższą
część adresu jako tag i dzięki temu jeden blok cache może
odwzorowywać linie pochodzące z bardzo rozległego obszaru pamięci,
a nie tylko z przyległego do siebie bloku np. 64 KiB.
Dotychczas myślałem, że najwyższa część adresu jest wspólna dla
całego bloku i np. blok 64 KiB cache podzielony na linie zawiera
dane linii przyległych, pochodzących z ciągłego obszaru 64 KiB
umieszczonego w pamięci operacyjnej. Taką samą interpretację
znalazłem (jeśli dobrze zrozumiałem) pod adresem, który podałem
w poprzednim poście. Rozumiem, że jest jednak tak, jak w pierwszej
z podanych interpretacji?
> Czy ma 32B... Moze. Nie znalazlem w moich materialach struktury cache'a AMD
> Athlon i wyzej (gdzies mialem ;-) ). Na pewno 32B mial 486 :))) - to
Pewnie to można znaleźć. Bez problemu znalazłem informację, że
Pentium 4 ma linie po 64 B (co by też trochę tłumaczyło fakt,
że P4 zyskuje dużo na zwiększaniu przepustowości oraz na
dwukanałowej pracy pamięci, która w zasadzie może w dwóch
cyklach burst DDR zapełnić całą linię cache).
> znalazlem. Mial tez zreszta 4-way ass. i w sumie 32kB chyba.
486 miał chyba znacznie mniej -- rzędu 8 KiB lub 16 KiB i
bez podziału na cache kodu i danych.
> adresy linii ('asocjacje'). W tym momencie rozszerzenie samego cache'u
> (takim smiesznym zlaczem... podobnym troche do DIMMa - nie pamietam jak sie
> to nazywalo) nic nie dawalo.
COAST (Cache On A STick). Nie wiem, czy nawet nie występowały
"w przyrodzie" moduły COAST z własnym TAG SRAMem. Na pewno
natomiast niektóre płyty miały możliwość rozszerzenia TAGa
-- np. P55T2P4 (i430HX) obok złącza COAST (niewykorzystywa-
nego zresztą, bo finalne wersje płyty miały 512 KiB cache)
była podstawka na scalak TAG SRAM.
-- |""""""""""""""""""""""""""""""""""""""""""""""""""""""""""| | Radosław Sokół | mailto:rsokol_at_magsoft.com.pl | | | http://www.grush.one.pl/ | \................... ftp://ftp.grush.one.pl/ ............../
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Wed 19 May 2004 - 11:44:48 MET DST