Autor: ARRAKIS (marcin_at_lech.dmcs.p.lodz.pl)
Data: Fri 19 Mar 1999 - 10:34:44 MET
> (np. +5 albo +12V z pełną wydanością prądową zasilacza),
Kompletne nieporozumienie. Zajmuje sie projektowaniem scalakow i w 1998
projektowalem kosc testowa w technologii 0.25 um. Standardowo byla to
technologia 2.5 V. W okolicach 3.3 V nastepowal trzask i uklad byl do
wyrzucenia. Chodzi tutaj o grubosci tlenkow bramki tranzystorow MOS. Im
bardziej zaawansowana technologia, tym ten tlenek cienszy i tym mniejsze
napiecie wystarczy do jego przebicia (zniszczenia). Niezaleznie od
producenta (IBM, STM, Intel ...), jesli mamy do czynieneia z technologia
CMOS 0.25 to wartosc maksymalnego napiecia jaki bedzie mozna podac na
strukture krzemowa bedzie taka sama.
Pozdrawiam
ARRAKIS
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 18:19:54 MET DST