Autor: Wojciech Giersz (chektor_at_polsl.gliwice.pl)
Data: Fri 05 Mar 1999 - 18:57:59 MET
> większym) problemem jest ilość pamięci cache pierwszego poziomu. Większa
> ilość tej pamięci w Intelach daje im znaczną przewagę we wszystkich
> operacjach procesora.
Tak sie sklada, ze K6 ma 64KB cache L1, przy 32KB P2 i Celerona.
> Sir Dan Hawkins
Chektor
..Wojciech.Giersz.....................................Voice.+48-032-2312060..
.....chektor_at_zeus.polsl.gliwice.pl...chektor@malenstwo.iinf.polsl.gliwice.pl.
..Murphy's Law is recursive. Washing your car to make it rain doesn't work..
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 18:18:23 MET DST