Autor: Jacek Fiok (jfiok_at_kki.net.pl)
Data: Wed 11 Feb 1998 - 21:51:43 MET
Dnia Wed, 11 Feb 1998 17:46:31 +0100, "Darek Knopinski"
<knop_at_kki.net.pl> napisał:
[...]
>Problem jest powszechnie znany, lecz rekompensuje to obsluga pamieci SDRAM
>przez chipsety TX i VX. Obsadzenie pamieci o czasie dostepu ok 10 ns
>powoduje, ze jej cache'owanie staje sie zbedne.
Nieprawda. SDRAM, nawet jeśli jest 6ns, i tak jest wolniej taktowany
niż 10ns Cache L2. Ktoś kiedyś pisał o tym dokładniej (podał konkretne
timingi), ale już tego nie pamiętam... wychodziło w każdym razie, że
cache i tak jest o połowę czy 2x szybszy.
________________________________________________
Jacek Fiok, Warszawa
e-mail: jfiok_at_kki.net.pl, jfiok_at_vlo.waw.pdi.net
Poprawianie Win95 i inne formy rozrywki:
http://vlo.waw.pdi.net/~jfiok/
________________________________________________
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 16:59:53 MET DST