Autor: Paweł Paroń (pawelp_at_gniewko.rodan.pl)
Data: Thu 12 Feb 1998 - 00:27:08 MET
On Wed, 11 Feb 1998 17:46:31 +0100, "Darek Knopinski" <knop_at_kki.net.pl> wrote:
>Problem jest powszechnie znany, lecz rekompensuje to obsluga pamieci SDRAM
>przez chipsety TX i VX. Obsadzenie pamieci o czasie dostepu ok 10 ns
>powoduje, ze jej cache'owanie staje sie zbedne.
>
Pamieci SDRAM "o czasie dostepu 10ns" wcale nie maja czasu dostepu 10ns,
tylko np. 50ns-10ns-10ns.. przy sekwencyjnym dostepie do kolejnych (chyba)
komórek.
Pawel
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 16:59:53 MET DST