Autor: Piotr Auksztulewicz (piotras_at_zeus.polsl.gliwice.pl)
Data: Fri 23 Feb 1996 - 15:16:36 MET
> To wlasnie ten problem, o ktory mi chodzilo. Jak wyglada dostep P do
> pamieci, zwlaszcza w przypadku, gdy po drodze jest cache. Konkretniej,
> czy sam P ma mozliwosc pracy z 32 szyna danych - mysle ze nie.
Nie mam szczegolowych danych o Pentium, ale sadza ze tak. Nie wiem czy
pamietasz, ale 486 ma 4 sygnaly wyjsciowe BE0 - BE3 wlaczajace poszczegolne
cwiartki magistrali danych, a linie adresowe sa od A2 do A31 (nie ma A0, A1).
Dostep wyglada tak:
BE0 BE1 BE2 BE3
---------------
1 0 0 0 bajt pod adresem n*4 (**)
0 1 0 0 -"- n*4 + 1
0 0 1 0 -"- n*4 + 2
0 0 0 1 -"- n*4 + 3
1 1 0 0 slowo pod adresem n*4 + 1
0 1 1 0 slowo pod adresem n*4 + 2
0 0 1 1 slowo pod adresem n*4 + 3
1 1 1 0 czesc dwuslowa
0 1 1 1 czesc dwuslowa (*)
1 1 1 1 dwuslowo pod adresem n*4
W razie niewyrownania argumentu generowane sa 2 cykle dostepu, np.
dwuslowo pod adresem n*4 + 1 generuje cykle oznaczone (*) i (**)
Ponadto jest sygnal wejsciowy BE16 (czy jakos tak) ktorego stan niski
powoduje ze sa generowane wylacznie przeslania po mniej znaczacej polowie
szyny danych.
Mysle, ze w Pentium rozwiazali to podobnie.
Aha, pisze z pamieci, wiec moglem cos pomieszac. Dokladne dane sa
w ksiazeczce "Mikroprocesory 80286, 80386 i i486" wydanej przez Help.
> A zatem
> zalatwia to cache i cache controller. OK - jezeli tak, to jak wyglada
> dostep do komorki, ktorej akurat nie ma w cache? Wyglada na to, ze
> cache controller sciaga ja w dwoch kawalkach i podaje na tacy P. To
Moze byc i tak. To zalezy od chipsetu.
> tez nietrudno wymyslec ;-). To co naprawde mnie ciekawi, to czy jest
> roznica w pracy takiej plyty i "normalnej" plyty w sytuacji, gdy banki
> sa w pelni obsadzone, innymi slowy jak wyglada dostep P do pamieci
> (gdy nie ma zadanego slowa w cache) w obu przypadkach? Albo krotko:
> czy cena za mozliwosc pracy z pojedynczymi SIMM jest obnizenie
> wydajnosci w normalnym trybie?
O ile jest cache to zakladajac 95% cache hit ratio, spowolnienie moze byc
rzedu kilkunastu procent (tak szacuje).
> Jurek
---- Piotr Auksztulewicz piotras_at_zeus.polsl.gliwice.pl Centrum Komputerowe Politechniki Slaskiej, Gliwice, Akademicka 16
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 12:39:15 MET DST