Autor: Jurek (laskaje_at_ctrvax.vanderbilt.edu)
Data: Tue 20 Feb 1996 - 19:08:25 MET
Grzegorz Szyszlo (ZNIK_at_avalon.wbc.lublin.pl) wrote:
>przeciez pentium MUSI adresowac nawet karty na ISA. a ilobitowa jest isa ?
>16sto. z mala karta nawet 8simio. procesor musi byc zgodny w dol i koniec.
Dzwonia, dzwonia, ale w innym kosciele ;-). Dostep to operacji I/O
musi byc zgodny w dol, do 8 bitow jak najbardziej, ale ma sie to nijak
do dostepu do pamieci.
lis_at_okapi.ict.pwr.wroc.pl (Jarek Lis) wrote:
>: zgadza sie :)) i to jest wlasnie odpowiedz (ponizej) na pytanie jakim
>: cudem w plytach pentiumowych mozna wkladac po jednym simm (niestety nie
>: wszystkich)
>A, tu mechanizm moze byc inny. Po prostu procesor nie rozmawia z DRAM,
>tylko z cache. Do cache moze byc 64 bit, cache-DRAM 32.
To wlasnie ten problem, o ktory mi chodzilo. Jak wyglada dostep P do
pamieci, zwlaszcza w przypadku, gdy po drodze jest cache. Konkretniej,
czy sam P ma mozliwosc pracy z 32 szyna danych - mysle ze nie. A zatem
zalatwia to cache i cache controller. OK - jezeli tak, to jak wyglada
dostep do komorki, ktorej akurat nie ma w cache? Wyglada na to, ze
cache controller sciaga ja w dwoch kawalkach i podaje na tacy P. To
tez nietrudno wymyslec ;-). To co naprawde mnie ciekawi, to czy jest
roznica w pracy takiej plyty i "normalnej" plyty w sytuacji, gdy banki
sa w pelni obsadzone, innymi slowy jak wyglada dostep P do pamieci
(gdy nie ma zadanego slowa w cache) w obu przypadkach? Albo krotko:
czy cena za mozliwosc pracy z pojedynczymi SIMM jest obnizenie
wydajnosci w normalnym trybie?
Jurek
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 12:39:09 MET DST