Re: Latency vs. predkosc - co ma wieksze znaczenie dla Core 2 Duo E6600

"Paweł Cern" <imie@nazwisko.pl> wrote in message
news:dc0db$451406f3$3eb3255a$4777@news.chello.pl...
> >
>> No widzisz, gdybys zajrzal do tego dokumentu 2 tygodnie temu, gdzie w
>> poscie wlasnie o tym pisalem (podpinanie do DQS, linii zasilania (tzn.
>> masy ;) ) to nie byloby tej dyskusji.
>>
>
> Dalej nie rozumiesz, DM pamięci NIE podpina się do masy/zasilania. Linie
> nazwane jako DQS przy Opteronach/Xeonach mogą pełnić funkcję DQS lub DM
> (zależy jak BIOS skonfiguruje sterownik pamięci). W żadnym przypadku linie
> te nie są na stałe zwarte z masą. Przypadek kiedy wszystkie linie DQS
> pełnią rolę DQS jest przypadkiem szczególnym i szczególnie nieoptymalnym.
> Rozwiązanie to ma na celu zmieścić układ scalony w zadanej obudowie.

Ale lubisz udowadniac... I dalej chyba nie przeczytales "AMD Functional Data
Sheet, 940 Pin Package":

"Registered DIMMs configured with x4 DRAMs require an additional 16 DQS pins
without ECC support or 18 DQS pins with ECC support. The processor's memory
controller provides a total of 36 DQS pins to accommodate this requirement.
The additional DQS pins can be connected to the DIMM Data Mask (DM) pins
when connected to x8 or x16 DIMMs. DIMMs populated with x4 devices normally
connect the DRAM Data Mask (DM) pins to VSS."

A wiec sie podpina.

Pzdr.,

-- 
uC
www.ultracode.eu