Autor: MiW (miw_at_zeus.polsl.gliwice.pl)
Data: Mon 03 Nov 2003 - 09:38:49 MET
> > Wrecz przeciwnie - podobno jest szybsze (a przynajmniej tak nas uczyli
na
> > asemblerze, zeby raczej stosowac mov eax, 0 niz xor eax, eax)...
>
> Chociaz teraz w 'intel Arch. Optimization' (dla P2/P3) znalazlem, ze
nalezy
> stosowac XOR-a...
Autopoprawka... To jednak ja sie machnalem :)
Ale prawde mowiac to jest sprzetowa optymalizacja... Co znalazlem w
'AthlonXP x86 Optim. Guide':
<cyt>
To clear an integer register to all 0s use 'xor reg, reg'. AMD Athlon
processor is able to avoid the false read dependency on the XOR instruction.
Acceptable: MOV reg, 0
Preferred: XOR reg, reg
</cyt>
Czyli jednak ten podwojny odczyt jest, ale procesor potrafi to sprzetowo
zoptymalizowac.
-- pzdr. MiW
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Wed 19 May 2004 - 11:37:15 MET DST