Autor: MiW (miw_at_zeus.polsl.gliwice.pl)
Data: Mon 03 Nov 2003 - 00:00:18 MET
> No, pointerpretujmy. W końcu jest to jak najbardziej w temacie grupy a w
> dodatku ciekawe. Słucham :)
P4 kazdy rozkaz x86 rozklada na tzw mikrokod (czy tez mikrooperacje), ktory
przypomina troche rozkazy RISCowe (podobno nawet jeszcze mniejsze, ale to
tylko w intelu wiedza...). Zreszta - L1 cache przechowuje nie rozkazy x86,
ale te wlasnie mikrokody. No i teraz, jako, ze jadro samo w sobie jest
RISCowe (yap ! intel sie kapnal co lepsze ;-P ), to to sie wykonuje w jednym
takcie procesora (prawdopodobnie po uwzglednieniu wszystkich potokowan i
jednostek wykonawczych wyszloby, ze nawet szybciej ;-PPP ).
> Jak na mój mały rozumek to cykl procesora oznacza czas wykonania nop'a,
xor'a
> itp podobnych.
Kiedys tak bylo... Nawiasem mowiac zlap sobie intel software developer's
manual i przejrzyj niektore rozkazy - sa tam wypisane ilosci taktow
potrzebne do wykonania (oops... wlasnie zajrzalem - ilosci taktow nie ma...
ale ze maja niektore po 20 to nie watpie).
Co ciekawsze rozkazy robia wieeele rzeczy naraz i maja bardzo dziwne nazwy.
Moje ulubione:
CVTTPD2DQ (SSE, Convert with Truncation Packed Double-Precision
Floating-Point Values to Packed Doubleword Integers)
MASKMOVDQU (SSE, Store Selected Bytes od Double Quadword)
PUNPCKLQDQ (SSE/SSE2 ?, Unpack Low Data)
Albo takie RSQRTPS... chyba mi nikt nie powie, ze proc umie policzyc
odwrotnosc pierwiastka kwadratowego z liczby zmiennoprzecinowej pojedynczej
precyzji, na dodatek jako dane spakowane (czyli bodaj 4 naraz) w _jednym_
takcie zegara ? ;-)
>Natomiast prawdą jest że P4 jest procesorem SIMD, więc to
> trochę utrudnia argumentację...
Eeee... to jest stare :) SIMD to tylko taki chwyt reklamowy w P4, bo
stosowany tak naprawde od P1 (a juz na pewno MMX - Packed Data) w procach
intela, a w ogole to gdzies od lat... 70tych ? ;-)
-- pzdr. MiW
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Wed 19 May 2004 - 11:37:12 MET DST