Autor: Jan Kowalski (jan.kowalski_at_hoga.pl)
Data: Mon 20 Oct 2003 - 12:41:56 MET DST
Użytkownik "Radoslaw Sokol" <rsokol_at_magsoft.com.pl> napisał w wiadomości
news:3F93B55E.30BC5475_at_magsoft.com.pl...
> Hi,
>
> Jan Kowalski wrote:
> >
> > Nie do konca masz racje. To Ty podajesz wartości cyklu zegarowego, a
> > konkratnie ilosc cyklu, po ktorych jest wystawiany pierwszy bit danych.
> > Powtarzam PIERWSZY. Kazdy nastepny idzie w kolejnym cyklu zegarowym, juz
bez
> > zadnych przerw.
> > Poza tym w przypadku pamieci DDR dane pojawiaja sie 2 razy w ciagu
jednego
> > cyklu zegarowego, oczywiscie kazdy nastepny poza pierwszym.
>
> Tu masz rację, ale to nie znaczy, że w poprzednim poście
> miałeś. Czas dostępu trwa średnio jakieś 5 cykli FSB. Przy
> FSB 100 MHz (czas cyklu 10 ns) czas dostępu pamięci SDRAM
> wyniesie 50 ns, a więc niewiele lepiej, niż w przypadku
> pamięci FPM czy EDO. Cudów nie ma.
Przy SDRAM ilość cykli do pierwszej danej wynosi odpowiednio CL2 lub CL3.
Który producent według Ciebie miał 5?
>
> Kolejne słowa danych (nie bity!) będą się natomiast w przy-
> padku pamięci SDRAM pojawiać co jeden cykl magistrali (SDR)
> lub dwukrotnie w ciągu jednego cyklu (DDR). Nie ma to jednak
> NIC wspólnego z czasem dostępu -- jest to tak zwana trans-
> misja 'burst' (i to pewnie realizowana jeszcze wewnętrznie
> w mostku północnym w trybie potokowym).
>
> Ponieważ dla wydajności komputera w codziennych zastosowaniach
> czas dostępu (czyli czas odczytu pierwszego słowa spod nowego
> adresu) jest ważniejszy niż przepustowość szczytowa (osiągana
> w trybie burst) -- o czym boleśnie dowiedział się Rambus, a
> wraz z nim i Intel -- należy na niego zwracać uwagę i nie dać
> sobie wbić do głowy głupoty w stylu 'SDRAM ma czas dostępu
> 7 ns'. Nie ma. Dyskretne pamięci statyczne (SRAM) osiągają
> czasy dostępu rzędu 2 do 3 ns, a pamięci dynamiczne nigdy
> nie osiągną wydajności pamięci statycznych (pamięci statyczne
> osadzone w strukturze procesora mają jeszcze niższe czasy
> dostępu, przekraczając nawet granicę 1 ns).
Nie twierdziłem, że pamięci dynamiczne sa szybsze od statycznych.
>
> PS. Niektóre najlepszej klasy pamięci EDO DRAM były w stanie
> przy zegarze 66 MHz osiągać transfer rzędu 4-1-1-1, a więc
> zbliżony do SDRAM. Przewagą SDRAM jest jednak to, że cykl
> pracy rzędu 4-1-1-1 są one w stanie osiągnąć nawet przy
> dwukrotnie wyższym zegarze (wspomniane asynchroniczne EDO
> miałoby już wtedy 8-2-2-2).
>
> --
Reszta mniej wiecej sie zgadza.
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Wed 19 May 2004 - 11:28:41 MET DST