Autor: Krzysztof Oledzki (ole_at_WytnijTo.hoth.jmg.com.WytnijTo.pl)
Data: Thu 16 Jan 2003 - 15:22:30 MET
Jacek <jacmacj-nospam_at_go2.pl> wrote:
> No OK. Podyskutujmy. Jeśli dwa układy wystawią na konkretną linię
> jeden zero, drugi jedynkę, popłynie prąd nasycenia charakterystyczny
> dla użytego tranzystora cmos (lub ogólnie mos). Przy stosowanych
> napieciach zasilania nie przekracza on miliamperów czy nawet ułamków
> miliampera i nie jest w stanie uszkodzić tranzystora.
Ale oczywiście jesteś świadom że może tu chodzić nie o jedną linię
ale cała szynę (16/32... lini). Napewno więc doprowadzi to do zwiększonego
poboru prądu i większego wydzielania ciepła przez układy i stabilizatory.
> Bramki logiczne od "zawsze" są odporne na zwarcie wyjścia.
Zwarcie? A to niby od kiedy? Owszem, układy "standard", L i LS,
(o H i S byc moze trzeba sie bardziej obawiac) mialy prad zwarcia do GND
dosc mierny i spokojnie znosily. Gorzej ze zwarciem do VCC.
HC i HCT wykazuja podobnie mierny prad w obu kierunkach ...
ale wcale nie jestem pewien czy w tym przypadku nie jest on jednak zbyt duzy.
Pozdrawiam,
Krzysztof Oledzki
-- Krzysztof Oledzki e-mail address: ole(at)ans.pl Linux Registered User: 189200 Internic NickHandle: KO581
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Wed 19 May 2004 - 09:03:47 MET DST