Autor: Marlow (rdydo_at_daniel.pik.gliwice.pl)
Data: Mon 23 Oct 2000 - 10:20:23 MET DST
Ciekawe jak to faktycznie jest... bo patrzac na wyniki w sandrze procesor
PIII600 osiaga ponad 1600 MIPS'ow, pewnie w nowszych procesorach jest wiecej
potokow niz sie nam wydaje;)))))))) nie liczac instrukcji MMX i SSE
Co do cache'u moglbys jasniej wytlumaczyc, jestem ciekaw a nigdy o czyms
takim nie slyszalem.......zreszta kompiluje sie programy dla nowszych
procesorow tak aby instrukcje nie trafialy na granice wiersza pamieci cache
(moze o to ci chodzi).
Polecam swietny program intela do optymalizacji kod w ktorym widac ze np
wiekszosc instrukcji x86 przeklada sie w stosunku 1:1 na RISC. Jest wiele
informacji jak recznie wypelniac potoki U i V (przy programowaniu w
asemblerze) i jak optymalizowac programy w C zeby szybciej dzialaly.
Pozdrawiam Rafal
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 20:47:15 MET DST