Autor: winDoZo (windozo_at_kki.net.pl)
Data: Fri 23 Jul 1999 - 02:21:20 MET DST
Andrzej Popowski napisał(a) w wiadomości:
<37965782.26955859_at_news.icm.edu.pl>...
>21 Jul 1999 17:34:43 +0200, Krzysztof.Pralat_at_raven.au.poznan.pl
>(Krzysztof Pralat) piszesz:
>
>>[ciach]
>>
>>Chyba szamowni przedmowcy troszke zbladzili w swoich odpowiedziach.
>>
>>O ile mi wiadomo rozmiar cacheowanej pamieci zalezy od chipsetu
plyty
>>glownej, i ni jak sie ma do procesora. W stosunku do procesora
pytanie
>>powinno brzmiec: ile pamieci moze zaadresowac?
>
>Dokladnie rzecz biorac wielkosc cachowanej pamieci zalezy od
>kontrolera cache. W przypadku starego Pentium i plyt Socket7
kontroler
>L2 byl w chipsecie, a w przypadku Celerona jest w procesorze.
Dokladnie rzecz biorac wielkosc cachowanej pamieci nie zalezy od
kontrolera, tylko od wielkosci cache, niezaleznie gdzie on sie
znajduje na plycie czy w procku.
-- winDoZo
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 18:48:04 MET DST