Autor: A. Bigor (zbyfek_at_pertus.com.pl)
Data: Sat 27 Feb 1999 - 13:22:50 MET
>To zalezy od szybkosci pamieci glownej i cache.
>W praktyce prawie zawsze L2 powoduje przyspieszenie wiec
>jest on uzywany a chipsety sa projektowane w taki sposob
>aby pamiec powyzej 64MB tez byla cache'owana.
Hm, tak mi się przypomniało... Czy to aby nie w Pentium 3
wprowadzono instrukcje odpowiedzialne za omijanie
L2 w przypadku, gdy program wykonuje jakiś tam rodzaj operacji?
(wiadomość nie jest potwierdzona, bo z serwera intela
wszystko idze gorzej niż krew z nosa)
A. Bigor
(www.pertus.com.pl/~zbyfek -- szwarc, mydło i powidło o podkręcaniu)
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 18:15:59 MET DST