Autor: Mariusz Kopacki (intelego_at_friko4.onet.pl)
Data: Sun 13 Sep 1998 - 01:56:07 MET DST
Piotr Oleszkiewicz napisał(a) w wiadomoci:
<35F9B6AA.613DCC8A_at_earthcorp.com>...
>> >DMI). A propos, DMI niezaleznie od ustawien setupu zglasza L2 cache jako
>> >write through. Z tego co wiem, pecetologiczna teoria wyraznie
podkreslala
>> >przewage trybu write back - czyzby jakas zmiana w pogladach, ewentualnie
VIA
>> >dala dupy lub cos w BIOSie przeoczylem?
>>
>> Dokladnie tak jak podejrzewasz, chipsety VIA (przynajmniej VP3 i MVP3)
>> maja klopoty z praca write back, poza tym uzycie WB zmniejsza obszar
>> cachowany o polowe, nie pamietam dokladnie danych, ale chyba dla tych
>> chipsetow przy 512kB cache i WB cachowalne byloby niecale 64MB.
>>
>
>Tryb pracy cache write-through oznacza znaczny spadek wydajnosci, nistety.
O ile
>to mozliwe cache powinien pracowac jako write-back, w przypadku > 64 MB RAM
do
>poprawnego cache'owania nie zaszkodzi miec troche wiecej cache np. 1MB
(dotyczy
>socket7)
>
>Piotr Oleszkiewicz
>Inter-Pi
Problem w tym, ze w przypadku VIA (M)VP3 nie bardzo jest jak ustawic tryb WB
dla L2 cache. Posiadanie megowego cache'u nic tu nie zmienia. Na szczescie
VIA decydujac sie na WT zastosowala kilka mechanizmow przeciwdzialajacych
zbytniej degradacji wydajnosci - np. Sustained 3T Write i Read Around Write.
Can't You see MarK
There is only one me intelego_at_kki.net.pl
And that me is ME intelego_at_friko4.onet.pl
To archiwum zostało wygenerowane przez hypermail 2.1.7 : Tue 18 May 2004 - 17:36:29 MET DST